

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭63-199540

⑬ Int.Cl.⁴

H 04 L 11/00

識別記号

310

庁内整理番号

D-7928-5K

⑭ 公開 昭和63年(1988)8月18日

審査請求 有 発明の数 2 (全7頁)

⑮ 発明の名称 データ伝送方法及び装置

⑯ 特 願 昭62-31408

⑰ 出 願 昭62(1987)2月16日

⑱ 発 明 者 佐 藤 正 東京都府中市東芝町1番地 株式会社東芝府中工場内

⑲ 発 明 者 出 森 公 人 東京都府中市東芝町1番地 株式会社東芝府中工場内

⑳ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

㉑ 代 理 人 弁 理 士 則 近 憲 佑 外 1 名

明 細 書

1. 発明の名称

データ伝送方法及び装置

2. 特許請求の範囲

(1) 伝送路を介して複数の伝送装置が結合され、順次送信権を委譲して循環し一定の周期内でデータ伝送を行う方法において、各伝送装置には伝送周期の開始指令となるフレームヘッダの送出手段を備え、親局となった伝送装置から前記フレームヘッダを送信し、以後、各伝送装置は定められた送信順序で順次送信を開始して一週した後その伝送周期内で2回目の送信を順次開始し、前記フレームヘッダの受信(親局にあっては送信)時点から規定時間経過した時点で送信を終了、または送信中の伝送装置以後の送信順位の伝送装置のデータ送信を禁止して順次ダミーフレームを送信し2回目の送信が一週したとき再び親局が次の伝送周期の開始を指令するフレームヘッダを送信して、1伝送周期中に2回の送信機会を得るようにしたことを特徴とするデータ伝送方法。

(2) 伝送路を介して複数の伝送装置が結合され順次送信権を委譲して循環し、一定の周期内でデータ伝送を行う装置において、各伝送装置には伝送周期の開始指令となるフレームヘッダを送信するフレームヘッダ送出手段と、前記フレームヘッダの受信によりリセットされその後に受信するフレーム毎にインクリメントする計数手段と、前記計数手段の内容がN1(N1は各伝送装置毎に定められた送信順位で決まる値)になったときフレームの送信を許可し、前記フレームヘッダの受信時点から規定時間経過後に送信を禁止しダミーフレームを送信する送信制御手段を設け、1伝送周期中に2回の送信機会が得られるように構成したことを特徴とするデータ伝送装置。

(3) 前記計数手段は伝送周期の第1回目の送信が一週したときリセットされ第1回目と同じ送信順序で第2回目の送信を行い、1回目の送信が一週した時点から規定時間経過後に送信を禁止するようにした前記特許請求の範囲第2項記載のデータ伝送装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明はデータ伝送装置に係り、特に送信権授受方法の1つである暗黙的トークンパッシング方式を改良したデータ伝送装置に関する。

(従来の技術)

近年LAN(Local Area Network)の発達に伴い、LANの標準化が急速に行われている。代表的なものとしてはIEEE802.3のCSMA/CD方式(Carrier Sense Multiple Access with Collision Detection)、802.4のトークンパッシング方式及び802.5のトークンリング方式がある。この中でCSMA/CD方式が最も早くから実用化され技術的にも安定している。しかしCSMA/CD方式は原理的に各伝送ノードからの送信フレームの衝突を容認しているため応答性が保証されないという問題があった。特にFA(Factory Automation)やLA(Laboratory Automation)の分野ではリアルタイム性を必要と

スロットカウンタのカウンタ値が各ステーション毎に割当てられた番号より1つ少ない値となった時点で前ステーションの送信フレーム(F)23が終了しフレーム間スペース時間25経過後に自局のフレーム(F)23を送信する。最後のステーション(#N)がフレーム(F)23を送信終了し、スペース時間経過すると親局(#1)は再びフレームヘッダ(FH)21を送信し次の伝送周期へ移る。上記暗黙的トークンパッシング方式を採用することによりCSMA/CD方式に対しリアルタイム性を付加している。

(発明が解決しようとする問題点)

しかし、上記従来方式ではステーション数が増えるとリアルタイム性が保証できなくなるという問題がある。

すなわちFA及びLAシステムではリアルタイム性のデータと単発的な非リアルタイム性のデータが混在しており、これらすべてのデータを送信しようとするデータ数が多くなりリアルタイム性が要求されるデータの応答性を確保することが

するため不適とされていた。

最近このCSMA/CD方式の欠点を克服するため、暗黙的トークンパッシング方法を使ってリアルタイム性を付加する方法が提案(特願昭58-176385)された。以下、この従来の暗黙的トークンパッシング方法について説明する。第4図は伝送システム構成で各ステーション(#1~N)20が共通の伝送路1に接続されている。

尚、ここでは便宜上バス形のシステム構成を示したが特にトポロジーに制限はない。第5図は、このシステムの動作を説明するためのタイムチャートである。ステーション(#1~N)の内、1つのステーションが親局となり伝送周期起動用のフレームヘッダ(FH)21を出し他のステーションに伝送周期の開始を通知する。第5図は#1が親局となった例である。各ステーションは伝送路上の各フレーム(F)23を受信する毎にインクリメントするスロットカウンタを内部に持っており、フレームヘッダ(FH)21が検出された時このスロットカウンタはリセットされる。各ステーションは

できなくなる。特にステーション数が多いと伝送周期が長くなるのでこの傾向はますます大きくなる。

本発明は前述した暗黙的トークンパッシング方法を更に改良し確定した応答性をもつ伝送モードと、タイマの時間設定によって伝送容量を指定できる伝送モードを持たせ、リアルタイム/非リアルタイム性の混在したデータの送信を可能とするデータ伝送装置を提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

上記の目的を達成するために本発明は、伝送路を介して複数の伝送装置が結合され順次送信権を委譲して循環し、一定の周期内でデータ伝送を行う装置において、各伝送装置には伝送周期の開始指令となるフレームヘッダを送信するフレームヘッダ送出手段と、前記フレームヘッダの受信によりリセットされその後に受信するフレーム毎にインクリメントする計数手段と、前記計数手段の内容がN1(N1は各伝送装置毎に定められた送信順

位で決まる値) になったときフレームの送信を許可し、前記フレームヘッダの受信時点から規定時間経過後に送信を禁止しダミーフレームを送信する送信制御手段を設け、1伝送周期中に2回の送信機会が得られるように構成したデータ伝送装置である。

(作用)

親局がフレームヘッダを送信すると各局の計数手段がリセットされ初期計数値の状態となる。この初期計数値で送信権を得た局(伝送装置)が送信を開始すると各局の計数手段はインクリメントされ、次に送信権を得る局が決定される。そして、前の局の送信が終了し所定のスペース時間を経過すると次の局が送信を開始し、計数手段の計数値をインクリメントし順次送信権を委譲する。このようにしてすべての局が送信を終了して一週すると2回目の送信を順次開始する。2回目の送信が一週すると親局が再びフレームヘッダを送信して次の伝送周期を指令する。

送信制御手段は上記送信権の制御を行うと共に、

計数手段の内容は最大ステーション数Nにインクリメントされ、上記送信フレームの終了時点から所定のスペース時間経過後に再びステーション#1に送信権を委譲し、以後ステーション#2、#3、...#Nと2回目の送信を開始する。2回目の送信が一週すると各計数手段の内容は2Nとなり、これにより親局は再びフレームヘッダ(FH)21を送信し各計数手段をリセットして次の伝送周期を指令する。すなわち、各ステーションは1伝送周期中に2回の送信機会を備えており、第1回は計数手段(スロットカウンタ)の内容がN、N+1、N+2...2N-1においてステーション#1、#2、#3、...#Nが2回目の送信権を得るようにし、ステーション#1、#2が非リアルタイム性のメッセージデータフレーム(M)23を送信した例である。

一方、各ステーションにはフレームヘッダ(FH)21の受信によりタイムカウントを開始するタイマを備えており規定時間 T_{on} を経過すると自ステーションのデータ送信を禁止して自局に送信権

フレームヘッダを受信した時点から規定時間が経過するとデータの送信を禁止し、送信時間の短いダミーフレームを送信し伝送周期を一定範囲の時間に制限しリアルタイム性を確保する。

(実施例)

本発明によるデータ伝送方法の実施例を第1図に示す。第1図はN個のデータ伝送装置(ステーション)で構成された伝送システムでステーション#1が親局となった例である。すなわち、ステーション#1が伝送周期の開始指令となるフレームヘッダ(FH)21を送信し各ステーションに備えられた計数手段(スロットカウンタ)の内容をリセットしている。各計数手段は以後フレームを受信する毎にインクリメントされ、その内容により順次送信権が委譲される。第1回はステーション#1、#2、#3...#Nが0、1、2、...N-1に設定された場合を示しており、ステーション#1、#2、#3...#Nの順にリアルタイム性のスキャンデータフレーム(SC)22を送信した例である。ステーション#Nの送信するSC22により各

が流されたとき短いダミーフレーム(DP)24を送信する。第1回はステーション#3...#NがDP24を送信した例である。これによりリアルタイム性を損うことなくリアルタイム性のデータと非リアルタイム性のデータを混在させて伝送することが可能となる。

第2図は本発明のステーション(データ伝送装置)の具体的な実施例を示したもので、以下の各要素から構成される。すなわち、ステーション動作を制御するマイクロプロセッサ(MPU)31、制御プログラムを格納するROM及び一次的なデータの保存を行うRAMが成るメモリ(MEMORY)32、IEEE802.3のデータリンク制御を行う伝送制御回路(LCC)33、LCC33と接続され暗黙的トークンパッシング方法を実現する伝送制御付加回路(MAC)40、MAC40に対しフレームヘッダ出力要求信号FHTRGを出力するI/Oポート42、第1回目の送信が終了したことを示す信号STによりカウントを開始し規定時間が経過すると送信を禁止する信号DISを出力し同時にM

PU31に対し制込信号45を出力するプログラマブルタイマ(TIMER)46、送信信号TRMと受信信号RCVを直換または逆直換して伝送路1とMAC40間を結合する送受信部(TR)49から成り、MPU31、メモリ32、LCC33、I/Oポート42、MAC40及びプログラマブルタイマ46は内部バス50で結合されている。

第3図は前記伝送制御付加回路(MAC)40の内部構成を示した図で以下の要素を備えている。すなわち、受信信号RCVの符号変換を行い受信クロックRXCと受信データRXDを出力するデコーダ(DEC)60、受信信号RCVのキャリアの検出を行うキャリア検出回路(CS)61、キャリア検出信号80によりフレームかどうかを判定するキャリア有効長検出判定回路(TD)82、TD82の出力81によりフレーム数をカウントするスロットカウンタ(SLC)83、SLC83の内容と保持回路(STNO)64の内容を比較し自ステーションの送信タイミングを検出する一致検出回路(COIN)65、SLC83の内容と保持回路(MAXNO)66の内容

を比較する一致検出回路(COIN)67、COIN67からの検出信号を条件として前記信号STを出力するモード切替検出回路(MODE)68、受信データRXDからフレームヘッダを検出するフレームヘッダ検出回路(FHD)69、FHD69とMODE68から出力される信号87,100の論理和によりSLC83をリセットするOR回路70、フレームヘッダの喪失が所定時間継続したことを検出するタイマ(FHLT)71、親局としてフレームヘッダを送出するフレームヘッダ送出回路(FHS)72、フレームの欠落が所定時間継続したことを検出する代理フレーム送出タイマ(RPT)73、親局としてRPT73の出力により代理フレームを送出する代理フレーム送出回路(RPS)74、送出データをエンコードするエンコーダ(ENC)75、LCC33へ送信クロックTXCを送出して送信データTXDを受けとりこれを送出データとして出力する送信データ制御回路76、LCC33からの送信要求RTSを受けCOIN65からの一致信号98により送信権が確立し、送信許可CTSまたはダミーフレーム

送出指令108を制御する送信制御回路77、ダミーフレーム送出指令108によりダミーフレームを送出するダミーフレーム送出回路(DMS)80、及び内部バス50を介してMPU31から設定/状態読出ができる内部ポート81等から構成される。

上記実施例で用いる各種フレームの識別パターンの例を以下に示す。

(イ) フレームヘッダ(FH)

伝送周期の起動指令となる信号で2バイト“3FC0”のパターンで構成される。

(ロ) ダミーフレーム(DP)

送信するデータがないとき、またはプログラマブルタイマ46がタイムアップし、送信禁止信号DISがアクティブになったとき送出する信号で2バイト“3FF0”のパターンで構成される。

(ハ) 代理フレーム

送信すべきステーションが故障等の何等かの理由でフレーム送信ができないうとき、親局が代りに送出する信号で、2バイト“3FFC”の

パターンで構成される。

なお、上記各フレームの先頭には同期フレーム(ブリアンプ)が付属しており、同期フレームは1バイト“AA”が数バイト連続し最終の1バイトが“AB”で終るパターンで通常は64ビットで構成される。

以下、本実施例におけるステーションの動作を説明する。

(a) イニシャライズ

ステーションの立上げ時にMPU31は内部ポート81を介して各局の送信順位と受信順位の最大値を保持回路64と66に設定する。また、同時にプログラマブルタイマ46に送信を許可する規定時間T_{on}のデータを設定する。

(b) 伝送周期の開始指令送信(親局の機能)

各ステーションは親局として機能する手段を備えており、MAC40が起動しフレームヘッダが受信されず所定の時間が経過するとFHLT71がそのことを検出してFHS72から伝送周期の開始を指令するフレームヘッダを送出させる。

FHL71の遅延時間の設定は各ステーション毎に少しづつ異なる値に設定され、設定時間の短かいステーションが優先して動作する。

(c) 第1回目の送信開始

各ステーションはフレームヘッダを受信するとSLC63をリセットし、送信順位の最初のステーションがCOIN65からの信号98により送信権を獲得する。そして送信データが有れば送信データ制御回路76から送信データが出力され、送信データが無ければDMS80からダミーフレームが出力される。

以後、伝送フレームが受信される毎に各ステーションのSLC63は信号91によりインクリメントされ、STNO64の内容に一致したステーションが送信権を確立し、順次送信を開始する。

送信制御回路77はステーションが送信権を得たとき、送信要求信号RTSがアクティブならば送信許可信号CTSをアクティブとし、送信要求信号RTSがノンアクティブならばダミーフレーム送出指令信号108をアクティブにする。

プログラマブルタイマ46がタイムアップすると信号DISがアクティブとなりMAC40の送信制御回路に送信禁止を通知する。この場合信号DISは信号CTSの反転信号とANDされており送信中のフレームが途中で中断しない様にしている。

送信制御回路77は信号DISを受信すると以後送信タイミング時に信号RTSがアクティブであっても信号CTSをアクティブにせずDMS80からダミーフレームを送出させる。

又、プログラマブルタイマ46はタイムアップ時MPU31に対し割込信号45で伝送周期内のデータフレーム送信が終了した事を知らせる。

(g) 次伝送周期の開始(フレームヘッダの送出)

MPU31はプログラマブルタイマ46からの割込信号45を受けると、現伝送周期中に受信したデータフレームの処理、送信要求の完了処理、次伝送周期に対する送信要求処理及びステーションの処理時間のバラツキを見込んだ余裕時間経過後I/Oポート42からフレームヘッダ出力

これにより送信データが有るとき、LC63は送信クロックTXCに同期して送信データTXDを出力し送信データ制御回路76を介して送出し、送信データが無いときは前述のようにダミーフレームを送出する。

(d) 第1回目の送信終了

このようにして順次送信権を委譲して送信順位の最後のステーションが送信を開始するとSLC63の内容がMAXNO66の内容と一致しCOIN67が一致信号97を出力しMODE68が1回目の送信が一巡したことを記憶する。また、MODE68はこれによりプログラマブルタイマ46を起動させる信号STとSLC63をリセットする信号100を出力する。

(e) 第2回目の送信

1回目の送信が一巡すると前述のようにSLC63がリセットされ1回目と同様に2回目の送信が開始される。但し、2回目には非リアルタイム性のデータが送信される。

(f) 第2回目の送信の中途送信禁止

要求信号FHTRGをアクティブにする。観局のFHS72は第2回の送信モードが完了したというMODE68からの信号102と信号FHTRGのAND条件でフレームヘッダを送出し、次の伝送周期の開始を指令する。

(h) 代理フレームの送出

ステーションが存在しない又は故障してデータフレームもダミーフレームも伝送路に出力されない場合、RPT73により一定時間(フレーム間スペース時間の数倍)伝送路上にフレームが存在しないことを検出したステーションが観局としてRPS74により代理フレームを送出する。

本実施例によれば1伝送周期内に必ず1回送信できるモードと送信時間が規定されたモードの2つの伝送モードを付加することができる。

なお、本実施例では第1回目の送信に送信時間の確定したスキャンデータを送信するようにしているので第1回目の送信が一巡した時点でプログラマブルタイマ46を起動させているが、フレーム

ヘッダを受信した時点で起動させるようにしてもよい。

また、本実施例ではフレームヘッダの送出はMPU31からの信号FHTRGで制御したが前(5)項で述べた次伝送周期開始までの処理時間にあまり変動がない場合は第2回の送信終了から一定時間後、自動的にフレームヘッダを送出するように構成することもできる。

【発明の効果】

本発明によればCSMA/CD方式に対し暗黙的トークンパッシング方式を付加して衝突を回避するとともに1伝送周期中に各ステーションが必ず伝送できる伝送モードとタイマの時間設定により伝送容量を制限できる伝送モードを付加することができ、前者の伝送モードをプロセス制御用のリアルタイム性のデータ送信に使用し、後者をリアルタイム性があまり要求されない負荷変動の大きい非リアルタイム性のデータ送信に使用して、相反する両データを送信することのできるデータ伝送装置を得ることができる。


- 71, 73…タイマ
- 72…フレームヘッダ送出回路(FHS)
- 74…代理フレーム送出回路(RPS)
- 75…エンコーダ(ENC)
- 76…送信データ制御回路 77…送信制御回路
- 80…ダミーフレーム送出回路

代理人 弁護士 則 近 憲 佑
同 三 俣 弘 文


4. 図面の簡単な説明

第1図は本発明の基本動作を説明するための一実施例によるタイムチャート、第2図は本発明の伝送装置の実施例の主要構成図、第3図は第2図中の伝送制御付加回路40の詳細ブロック構成図、第4図は一般的な伝送システム構成図、第5図は従来の暗黙的トークンパッシング方式の動作を説明するためのタイムチャートである。


- 31…マイクロプロセッサ(MPU)
- 32…メモリ 33…伝送制御回路(LCC)
- 40…伝送制御付加回路(MAC)
- 42…I/Oポート
- 46…プログラマブルタイマ(TIMER)
- 49…送受信部(TR) 60…デコーダ(DEC)
- 61…キャリア検出回路(CS)
- 62…キャリア有効長検出回路(TD)
- 63…スロットカウンタ(SLC)
- 64, 66…保持回路 65, 67…一致検出回路
- 68…モード切替検出回路
- 69…フレームヘッダ検出回路(FHD)




第 1 図




第 2 図



第 3 図



第 4 図



第 5 図